Cumbre de expertos en procesadores de código abierto

Más de 300 expertos de todo el mundo participarán desde este lunes en Barcelona en el RISC-V Workshop, un encuentro organizado por el Barcelona Supercomputing Center - Centro Nacional de Supercomputación (BSC) y la Universidad Politécnica de Cataluña (UPC) para promover el desarrollo de aceleradores en código abierto, informa Efe.

El código abierto es un modelo de desarrollo de software basado en la colaboración para poder modificar la fuente del programa sin restricciones de licencias.

El encuentro, según han avanzado los organizadores, reunirá hasta el próximo jueves, día 10, a la comunidad dedicada al diseño de procesadores de código abierto para compartir las últimas actualizaciones, proyectos e implementaciones de RISC-V.

La Fundación Risc-V, fundada en 2015, agrupa a más de cien miembros que forman la primera comunidad colaborativa y abierta de innovadores en software y hardware.

El BSC promueve la adopción de RISC-V en Europa como socio clave de la European Processor Intiative (EPI), el consorcio que diseñará y desarrollará procesadores de bajo consumo y otras tecnologías para computación de altas prestaciones (HPC, por sus siglas en inglés), financiado por el programa Horizonte 2020 de la Comisión Europea.

El RISC-V Workshop in Barcelona tendrá lugar en la UPC, donde los expertos explorarán esta tecnología disruptiva, conocerán sus beneficios e implicaciones para la industria.

Las sesiones incluyen charlas de expertos de referencia de la industria de la computación, como Steve Wallach, precursor de los supercomputadores, y de la academia, como Mateo Valero, cofundador y director del BSC.

Valero, junto con sus colegas del BSC y otras instituciones europeas, han promovido la adopción de RISC-V en Europa a través del desarrollo de aceleradores basados en esta tecnología.

Los aceleradores RISC-V son un componente clave de la propuesta que el consorcio EPI ha presentado recientemente a la Comisión Europea y están pensados para formar parte de supercomputadores exaescala.

Los supercomputadores exascala, actualmente en fase de investigación, serán aquellos que puedan realizar un trillón (10 elevado a 18) de operaciones de coma flotante por segundo (Coma flotante -en inglés ‘floating point’- significa «punto flotante» y es una forma de notación científica usada en microprocesadores para representar números racionales extremadamente grandes y pequeños de manera eficiente y compacta, y con la que se pueden hacer operaciones aritméticas).

Como parte de su estrategia, el BSC se ha unido recientemente a la Fundación RISC-V en calidad de «miembro de plata».

«La Fundación RISC-V está encantada de dar la bienvenida al BSC como nuevo miembro de la fundación y del ecosistema RISC-V en general», ha declarado Rick O’Connor, director ejecutivo de esta organización sin ánimo de lucro.

«El BSC es un líder reconocido en el sector de la computación de altas prestaciones y estamos deseando ver sus contribuciones en el desarrollo de aceleradores basados en RISC-V para sistemas exaescala», ha añadido.

La EPI lleva a cabo una hoja de ruta a cuatro años vista que pretende desarrollar íntegramente en Europa procesadores de HPC para supercomputadores exascala, que se prevé que estén construidos en 2023.

Éste es un objetivo considerado como estratégico por los 16 Estados miembros de la Unión Europea que han firmado la Declaración Europea sobre Computación de Altas Prestaciones para asegurar que Europa ocupará un lugar competitivo en el panorama de la HPC, dominado ahora por Estados Unidos, China y Japón. EFE